PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-312560

(43)Date of publication of application: 28.11.1995

(51)Int.CI.

H03M 13/00 H04L 1/00

H04L 27/00

(21)Application number: 07-045431

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

06.03.1995

(72)Inventor: SAKAI YASUYUKI

YOSHIDA HIDEO TOKITA TOSHIO

(30)Priority

Priority number: 06 55941

Priority date: 25.03.1994


Priority country: JP

(54) ERROR CORRECTION CODER, ERROR CORRECTION DECODER, DATA TRANSMISSION SYSTEM WITH ERROR CORRECTION CODE AND DECODING METHOD FOR ERROR CORRECTION CODE

(57)Abstract:

PURPOSE: To generate a syndrome with a few shift numbers by using a shift register, a Galois field multiplier used to multiply each coefficient and a Galois field adder so as to connect error correction coding processing thereby obtaining a check symbol.

CONSTITUTION: In the case of coding, an information symbol m250 is given to an input terminal 104a and all '0s' are given to an input terminal 104 simultaneously. Then the information symbol is shifted once, a Galois field multiplier multiplies Galois field constants, a Galois field adder implements ExOR and the result is stored in registers 101a-101d, an information symbol m248 is given to an input terminal 104b and similar operation is executed. The similar processing is repeated till information symbols m1, m0. After all the arithmetic operations are finished, outputs from output terminals 105a, 105b, 105c and 105d are respectively check symbols r3, r2, r1, r0. A syndrome is generated with a few shift number by implementing error correction coding processing to obtain the check symbol in this way.



LEGAL STATUS

[Date of request for examination]

27.01.1999

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3288883

[Date of registration]

15.03.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-312560

(43)公開日 平成7年(1995)11月28日

(51) Int.Cl.6

識別記号

FΙ

H 0 3 M 13/00

技術表示箇所

H04L 1/00 Z

27/00

9297-5K

8730 - 5 J

庁内整理番号

H04L 27/00

В

審査請求 未請求 請求項の数9 OL (全 15 頁)

(21)出願番号

特願平7-45431

(22)出願日

平成7年(1995)3月6日

(31)優先権主張番号 特願平6-55941

(32)優先日

平6 (1994) 3月25日

(33)優先権主張国

日本 (JP)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 酒井 康行

鎌倉市大船五丁目1番1号 三菱電機株式

会社情報システム研究所内

(72)発明者 吉田 英夫

鎌倉市大船五丁目1番1号 三菱電機株式

会社情報システム研究所内

(72)発明者 時田 俊雄

鎌倉市大船五丁目1番1号 三菱電機株式

会社情報システム研究所内


(74)代理人 弁理士 高田 守 (外4名)

誤り訂正符号化装置及び誤り訂正復号装置及び誤り訂正符号付きデータ伝送システム及び誤り訂 (54)【発明の名称】 正符号の復号方法

(57)【要約】

【目的】 複数のシンボルを並列に処理してシフト数を 減らして、短時間に結果を得る訂正符号化装置および復 号装置を得る。

【構成】 複数入力端からの異なる情報シンボルの並列 入力に対して、所定の数の検査シンボルに基づく段数の シフトレジスタと各係数を乗じるガロア体乗算器とガロ ア体加算器とを用いて情報シンボルから所定数の検査シ ンポルを得る誤り訂正符号化処理の接続を行い、並列入 力数に対応して減らしたシフト数で、所定の数の検査シ ンボルを生成するようにした。また、複数入力端からの 異なる受信シンボルの並列入力に対し、複数の入力に基 づくシンドローム計算のための係数を乗じる複数のガロ ア体乗算器とガロア体加算器とシフトレジスタとを用い て所定のシンドローム生成式を得る接続をして、並列入 力数に対応して減らしたシフト数で、所定のシンドロー ムを得るシンドローム生成回路を備えた。



7

【特許請求の範囲】

【請求項1】 複数入力端からの異なる情報シンボルの 並列入力に対して、所定の数の検査シンボルに基づく段 数のシフトレジスタと、生成多項式と該並列入力数で決 まる各係数を乗じるガロア体乗算器と、ガロア体加算器 とを用いて上記複数の情報シンボルから上記所定数の検 査シンボルを得る誤り訂正符号化処理の接続を行い、

上記並列入力数に対応して減らしたシフト数で、上記所 定の数の検査シンポルを生成する巡回符号の誤り訂正符 号化装置。

【請求項2】 複数入力端からの異なる受信シンポルの 並列入力に対して、

上記複数の入力に基づくシンドローム計算のための係数 を乗じる複数のガロア体乗算器と、ガロア体加算器と、 シフトレジスタとを用いて所定のシンドローム生成式を 得る接続をして、

上記並列入力数に対応して減らしたシフト数で、上記所 定のシンドロームを得るシンドローム生成回路を備えた 巡回符号の誤り訂正復号装置。

【請求項3】 シンドロームにより求まる誤り位置多項 20 式の係数を初期設定するシフトレジスタと、ガロア体乗 算器とを用いて、誤り位置多項式の根として複数シンポ ルを同時に調べる接続を行い、

上記初期設定から上記同時に調べる複数シンポル数に対 応して減らしたシフト数で、誤り位置多項式の根を得る チェーンサーチ回路を備えた巡回符号の誤り訂正復号装 置。

【請求項4】 受信シンボルから必要な誤り位置多項式 の係数を求めるための複数のシンドローム生成回路と、

ムに対し、短縮分相当のガロア体上の元を乗算して符号 多項式の低次の項のシンボルが全て零である短縮巡回符 号のシンドロームに変換するガロア体定数計算回路と、

上記変換された短縮巡回符号のシンドロームにより誤り 位置多項式の係数を計算する誤り位置多項式係数計算回 路と、

上記求まった誤り位置多項式の係数を初期設定して、高 次の項からチェーンサーチをするチェーンサーチ回路と を備えた巡回符号の誤り訂正復号装置。

【請求項5】 異なる受信シンボルの並列入力に対し て、複数のガロア体乗算器とガロア体加算器とシフトレ ジスタとを用い、上記並列入力数に対応して減らしたシ フト数で所定のシンドロームを得るシンドローム生成回 路と、

上記複数のシンドロームにより求まる誤り位置多項式の 係数を初期設定し、シフトレジスタとガロア体乗算器と を用いて誤り位置多項式の複数の根を同時に調べる接続 を行い、該調べる複数の根の数に対応して減らしたシフ ト数で誤り位置多項式の根を得るチェーンサーチ回路を 備えた巡回符号の誤り訂正復号装置。

【請求項6】 検査シンボルで決まる数のシフトレジス タとガロア体乗算器とガロア体加算器とを用いて、複数 入力端から異なる情報シンポルを並列入力して、上記並 列入力数に対応して減らしたシフト数で、所定の数の検 査シンポルを生成する巡回符号の誤り訂正符号化装置 ٤.

異なる受信シンボルの並列入力に対して、複数のガロア 体乗算器とガロア体加算器とシフトレジスタとを用い、 上記並列入力数に対応して減らしたシフト数で所定のシ ンドロームを得るシンドローム生成回路を備えた巡回符 号の誤り訂正復号装置からなる誤り訂正符号付きデータ 伝送システム。

【請求項7】 受信した符号語から生成されるシンドロ ームに対し符号長と短縮符号長の差の分のガロア体上の 元を乗算するステップと、

上記で得られたシフトされたシンドロームから誤り位置 多項式の係数を求めるステップと、

上記で得られた誤り位置多項式の係数に基づいて短縮符 号分の誤り位置を求めるステップとを備えた誤り訂正符 号の復号方法。

【請求項8】 複数入力端からの異なる情報ピットの並 列入力に対して、所定の数の検査ビットに対応する段数 のシフトレジスタを備え、生成多項式で剰余計算を単一 ピット入力を上記複数回行ったと等価な除算結果となる 論理演算回路接続を上記シフトレジスタに行い、

上記並列入力数に対応して減らしたシフト数で、上記所 定の数の検査ビットを生成するBCH符号の誤り訂正符 号化装置。

【請求項9】 複数入力端からの異なる受信ビットの並 上記シンドローム生成回路で得られた複数のシンドロー 30 列入力に対して、所定のビット数のシンドロームを得る ピット数対応のレジスタを備え、求めるシンドロームを 単一ビット入力を上記複数回行ったと等価な演算となる 論理演算回路接続を上記シフトレジスタに行い、

> 上記並列入力数に対応して減らしたシフト数で、上記所 定のシンドロームを得るシンドローム生成回路を備えた BCH符号の誤り訂正復号装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、誤り訂正符号化装置、 40 誤り訂正復号装置及び誤り訂正符号付きデータ伝送シス テムに関するものである。

[0002]

【従来の技術】ディジタル情報を伝送する際には、誤り 訂正符号がよく用いられるが、誤り訂正符号の一つにリ ードソロモン符号がある。ここでは、リードソロモン符 号の従来の誤り訂正符号化装置と復号装置について説明 する。なお、誤り訂正符号の理論およびリードソロモン 符号については、『符号理論』(今井秀樹著、電子情報 通信学会編、平成4年6月1日第4版発行) に詳しく記 50 載されている。まず、符号化の原理を簡単に説明する。

符号長n、情報シンボル数kのq元リードソロモン符号 の符号化は、k個の情報シンボルmi-1、・・・・、mi、 m。を係数とする多項式、

 $M(x) = m_{k-1} x^{k-1} + \cdots + m_1 x + m_0$ にx^{n-k} を乗じ、その結果を生成多項式G(x)で割 り、剰余を求めることによって行われる。すなわち、 $M(x) x^{n-k} = Q(x) G(x) + R(x)$ となる

 $R(x) = r_{n-k-1} x^{n-k-1} + \cdots + r_1 x + r_0$ を求める。R(x)は剰余多項式と呼ばれる。この時、 $W(x) = M(x) x^{n-k} - R(x)$

を作れば、W(x)は符号多項式となる。W(x)の係 数を高次の項から並べると、

 $(m_{k-1}\ ,\ \cdots,\ m_1\ ,\ m_0\ ,\ -r_{n-k-1}\ ,\ \cdots,$ $-r_1$, $-r_0$)

となり、左側にk個の情報シンボルがそのまま表れ、右 側に剰余多項式の係数に-1を乗じたものがn-k個の 検査シンボルとして表れる。

【0003】次に、従来の誤り訂正符号化装置を図5に 基づいて説明する。ここでは、ガロア体G F (2 8)上 20 σ (2) = z^{1} + σ_{1-1} z^{1-1} + \cdots + σ_{1} z + σ_{0} の、符号長n=255、情報シンポル数k=251、最 小距離 d = 5 の 2 重誤り訂正リードソロモン符号を例に とる。図11は、従来の誤り訂正符号化装置のプロック 図である。図において501.~501。は生成多項

 $G(x) = x^4 + g_3 x^3 + g_2 x^2 + g_1 x + g_0$ の各係数を乗じるガロア体定数乗算器で、それぞれ次の 乗算を行う。

 $501. \dots \times g_3$

501, ···×g2

 $501 i \cdots \times g_1$

 $501a \cdots \times g_0$

また、502。~502。は8ビット幅のシフトレジス タ、503.~503。はビットごとの排他的論理和演 算を行うEx ORゲート、504.、504.はスイッ チ、505は入力端子、506は出力端子である。

【0004】次に動作を説明する。まず、スイッチ50 4. は接続状態にし、スイッチ504。は図の下側に接 続する。入力端子505に251個の情報シンポルを、 m_2 so から m_6 の順に、シフトしながら1 シンボルずつ 40 また、7 0 3 、7 0 3 は8 ビット幅のシフトレジス 逐次入力する。全情報シンボルの入力終了後、スイッチ 504。を切り離し、スイッチ504。は図の上側に接 統し、レジスタ502。~502。の内容を出力させ る。以上の動作で、出力端子506からは符号多項式W (X) の係数が、高次の項から出力される。

【0005】次に誤り訂正復号装置の中の従来のシンド ローム生成回路を図12に基づいて説明する。ただし、 前述した従来の符号化装置により伝送されたリードソロ モン符号を、受信したものとする。ここで受信多項式、 $y(x) = y_{254} x^{254} + \cdots + y_1 x + y_0$

に、生成多項式G(x)の根 α ⁱ (i=0, 1, 2, 3) (αは原始多項式の根)を代入した、 $S_i = y (\alpha^i)$

をシンドロームという。図12は、従来のシンドローム 生成回路のプロック図である。図において、601は8 ピット幅のシフトレジスタ、602はα'を乗じるガロ ア体定数乗算器、603はビットごとの排他的論理和演 算を行うEx ORゲート、604は入力端子、605は 出力端子である。

【0006】次にこのシンドローム生成回路の動作を説 10 明する。受信シンボルを受信多項式の高次の項の係数 の、y254 から順次、低次の係数y0 の順に、シフトし ながら1シンボルずつ、入力端子604に逐次入力すれ ば、シンドロームSiが計算される。全受信シンボル入 力後、出力端子605からはシンドロームS。が出力さ れる。

【0007】次に誤り訂正復号装置の中の従来のチェン サーチ回路を図13に基づいて説明する。チェンサーチ とは、 t 重誤り訂正符号の誤り位置多項式、

 $c \alpha$ のべき α^{\dagger} ($i = 0, 1, \dots, n-1$) を逐次代入 し、 σ (α) が 0 かどうか調べることにより、誤りの 位置を求める方法である。もし、 σ (α) = 0 となれ ば、受信多項式、

 $y(x) = y_{264} x^{254} + \cdots + y_1 x + y_0$ の受信シンポルッドに誤りが生じたことになる。ここで は、前述した従来の符号化装置により伝送された符号を 受信したものとする。 すなわち検査シンボルは2重誤り 訂正符号であるから、誤り位置多項式σ(z)は、

30 $\sigma(z) = z^2 + \sigma_1 z + \sigma_0$

となる。また、 σ (z) の係数 σ_1 、 σ_0 は、シンドロ -ムによりあらかじめ計算されているものとする。σ1、σοの計算方法は、前述の文献、『符号理論』(今 井秀樹著、電子情報通信学会発行) に詳しく記載されて いる。図13は、従来のチェンサーチ装置のプロック図 である。図において、701、702はガロア体定数乗 算器で、それぞれ次の乗算を行う。

 $701\cdots\times\alpha$

 $702 \cdots \times \alpha^2$

タ、704はピットごとの排他的論理和演算を行うEx ORゲート、705は出力端子である。

【0008】次に動作を説明する。レジスタ703.、 703。には、初期値として、レジスタ703。には σ 1、703。には"1"を入れておき、シフトしながら レジスタの出力の和、すなわち出力端子705からの出 力が、 σ 。となるかどうかを調べる。初期状態で σ 。と α が α (z) の根であり、受信シンポルy。 に誤りが生じたことになり、 i 回目のシフトの後σ。 と 50 なったとすれば、 α が σ (z) の根であり、受信シン

ポルソーに誤りが生じたことになる。

【0009】次に、上記復号装置とは別の復号装置の例 を説明する。受信した符号が、ガロア体GF(28)上 の符号長nが255より小さい短縮符号、例えばn=3 6、情報シンポル数 k = 32、最小距離 d = 5 の 2 重誤 り訂正リードソロモン符号で、ある場合に、シンドロー ムを生成し、誤り位置多項式σ(z)の根を符号多項式 の最高次の項からチェンサーチして調べる、従来の誤り 訂正復号装置を、図14に基づいて説明する。図におい て、801はシンドローム生成回路で、図12に示した 回路4個で構成される。そのうち804はシンドローム S。を、805はシンドロームS: を、806はシンド ロームS2 を、807はシンドロームS3 をそれぞれ生 成する。802は誤り位置多項式係数計算回路で、シン ドロームS。 ~S3 から前述した誤り位置多項式の係 数、 σ_0 、 σ_1 を生成する。803はチェンサーチ回路 で、図13に示した回路で構成され、前述のσω、σι をレジスタにセットし、誤り位置を求める。812は入 力端子、813は出力端子である。

生成回路801において、前述した動作により、4個の シンドロームSo、S1、S2、S3 を生成する。この シンドロームにより、誤り位置多項式係数計算回路80 2において、誤り位置多項式、

$\sigma(z) = z^2 + \sigma_1 z + \sigma_0$

の係数 σ : 、 σ 。を計算する。次に、チェンサーチ回路 803においてチェンサーチを行う。ただし、ガロア体 定数乗算器809、810は、次の乗算を行うものとす る。

 $809 \cdots \times \alpha^{-1}$

8 1 0 ···× α^{-2}

まずレジスタの初期値として、レジスタ8081 にσ 1、レジスタ808。には"1"を入れておく。次に、 シフトしながらレジスタの出力の和、すなわち出力端子 813からの出力が、σοとなるかどうかを調べる。-般にチェンサーチする場合には、受信多項式の最高次の 次数からサーチしなければならない。しかし、本従来例 では符号長n=36の短縮符号であるため、受信多項式

 $y(x) = y_{35} x^{35} + \cdots + y_1 x + y_0$

となり、受信多項式の254次の項から36次の項まで の係数は全零となる。したがって、最高次の項すなわち 35次の項から誤りが生じているか否かを調べるために は、まず、255-36=219回前もってシフトさせ ておく必要がある。次に、220回目のシフトの後、出 力端子705からの出力が σ_0 となれば、 α^{35} が誤り位 置多項式σ (2) の根となり、受信シンボルソ35 に、誤 りが生じたことになる。220+i回目のシフト後、出 力端子705からの出力が σ 。となれば、 α ³⁵⁻¹が σ

ことになる。

[0011]

【発明が解決しようとする課題】従来の誤り訂正符号化 装置は、1シンボルずつの逐次処理を行う必要があり、 髙速に処理できないという課題があった。従来の誤り訂 正復号装置におけるシンドローム生成回路は、1シンボ ルずつの逐次処理を行う必要があり、高速に処理できな いという課題があった。また、従来の誤り誤正復号装置 におけるチェンサーチ装置も、1シンポルずつの逐次処 10 理を行う必要があり、高速に処理できないという課題が あった。また更に、他の従来の誤り訂正復号装置は、ガ ロア体上の、符号長nの短縮巡回符号の誤り位置多項式 σ(2)の根を、チェンサーチにより、符号多項式の最 髙次の項から調べる際に、符号の短縮分に応じて前もっ てシフト演算させておかなければならず、シフトに時間 がかかるという課題があった。

6

【0012】本発明の目的は、従来の符号化に係る課題 を解決するためになされたもので、複数のシンポルを同 時に並列に誤り訂正符号化する、高速動作の誤り訂正符 【0010】次に動作を説明する。まず、シンドローム 20 号化装置を得ることにある。本発明の他の目的は、従来 復号中のシンドローム生成に係る課題を解決するために なされたもので、複数のシンボルを同時に並列にシンド ローム生成する、高速動作のシンドローム生成回路を備 えた誤り訂正復号装置を得ることにある。本発明の更に 他の目的は、従来の復号中のチェンサーチに係る課題を 解決するためになされたもので、複数のシンポルを同時 に並列にチェンサーチする高速動作のチェンサーチ回路 を備えた誤り訂正復号装置を得ることにある。本発明の 更に他の目的は、従来の他の復号装置に係る課題を解決 30 するためになされたもので、ガロア体上の、符号長nの 短縮巡回符号の誤り位置多項式σ(ε)の根を、チェン サーチにより符号多項式の最高次の項から調べる際に、 ただちにチェンサーチができる誤り訂正復号装置を得る ことにある。

[0013]

【課題を解決するための手段】この発明に係る誤り訂正 符号化装置は、複数入力端からの異なる情報シンボルの 並列入力に対して、所定の数の検査シンボルに基づく段 数のシフトレジスタと生成多項式と並列入力数で決まる 40 各係数を乗じるガロア体乗算器とガロア体加算器とを用 いて上記複数の情報シンポルから所定数の検査シンポル を得る誤り訂正符号化処理の接続を行い、上記並列入力 数に対応して減らしたシフト数で、所定の数の検査シン ポルを生成するようにした。

【0014】この発明に係る誤り訂正復号装置は、複数 入力端からの異なる受信シンボルの並列入力に対し、複 数の入力に基づくシンドローム計算のための係数を乗じ る複数のガロア体乗算器とガロア体加算器とシフトレジ スタとを用いて所定のシンドローム生成式を得る接続を (z)の根となり、受信シンボル y^{36-1} に誤りが生じた 50 して、並列入力数に対応して減らしたシフト数で、所定

のシンドロームを得るシンドローム生成回路を備えた。 【0015】または、シンドロームにより求まる誤り位 置多項式の係数を初期設定するシフトレジスタとガロア 体乗算器とを用いて誤り位置多項式の根として複数シン ポルを同時に調べる接続を行い、初期設定から上記同時 に調べる複数シンボル数に対応して減らしたシフト数 で、誤り位置多項式の根を得るチェーンサーチ回路を備 えた。

【0016】または、受信シンポルから必要な誤り位置 多項式の係数を求めるための複数のシンドローム生成回 10 路と、このシンドローム生成回路で得られた複数のシン ドロームに対し、短縮分相当のガロア体上の元を乗算し て符号多項式の低次の項のシンボルが全て零である短縮 巡回符号のシンドロームに変換するガロア体定数計算回 路と、この変換された短縮巡回符号のシンドロームによ り誤り位置多項式の係数を計算する誤り位置多項式係数 計算回路と、上記求まった誤り位置多項式の係数を初期 設定して、高次の項からチェーンサーチをするチェーン サーチ回路とを備えた。

【0017】または、異なる受信シンボルの並列入力に 20 対して複数のガロア体乗算器とガロア体加算器とシフト レジスタとを用い、並列入力数に対応して減らしたシフ ト数で所定のシンドロームを得るシンドローム生成回路 と、上記複数のシンドロームにより求まる誤り位置多項 式の係数を初期設定し、シフトレジスタとガロア体乗算 器とを用いて誤り位置多項式の複数の根を同時に調べる 接続を行い、調べる複数の根の数に対応して減らしたシ フト数で誤り位置多項式の根を得るチェーンサーチ回路 を備えた。

【0018】この発明に係る誤り訂正符号付きデータ伝 30 送システムは、検査シンポルで決まる数のシフトレジス タとガロア体乗算器とガロア体加算器とを用い、複数入 力端から異なる情報シンボルを並列入力して、この並列 入力数に対応して減らしたシフト数で所定の数の検査シ ンポルを生成する巡回符号の誤り訂正符号化装置と、異 なる受信シンボルの並列入力に対して、複数のガロア体 乗算器とガロア体加算器とシフトレジスタとを用いて受 信シンボルの並列入力数に対応して減らしたシフト数で 所定のシンドロームを得るシンドローム生成回路を含む 巡回符号の誤り訂正復号装置とを備えた。

【0019】この発明に係る誤り訂正符号の復号方法 は、受信した符号語から生成されるシンドロームに対し 符号長と短縮符号長の差の分のガロア体上の元を乗算す るステップと、上記で得られたシフトされたシンドロー ムから誤り位置多項式の係数を求めるステップと、上記 で得られた誤り位置多項式の係数に基づいて短縮符号分 の誤り位置を求めるステップとを備えた。

【0020】この発明に係るBCH符号の誤り訂正符号 化装置は、複数入力端からの異なる情報ピットの並列入 フトレジスタを備え、生成多項式で剰余計算を単一ビッ ト入力を上記複数回行ったと等価な除算結果となる論理 演算回路接続をシフトレジスタに行い、並列入力数に対 応して減らしたシフト数で、上記所定の数の検査ビット を生成するようにした。

【0021】この発明に係るBCH符号の誤り訂正復号 装置は、複数入力端からの異なる受信ビットの並列入力 に対して、所定のビット数のシンドロームを得るビット 数対応のレジスタを備え、求めるシンドロームを単一ビ ット入力を上記複数回行ったと等価な演算となる論理演 算回路接続をシフトレジスタに行い、並列入力数に対応 して減らしたシフト数で、所定のシンドロームを得るシ ンドローム生成回路を備えた。

[0022]

【作用】この発明による誤り訂正符号化装置は、複数の 異なる情報シンボルが並列入力され、各段のシフトレジ スタは1回のシフトで必要な生成多項式の複数シフト分 の係数が得られる接続となっているので、本来の必要シ フト分に対し並列入力数分の1に減らした回数のシフト で、各段のシフトレジスタには所定の検査シンボルが得

【0023】この発明による誤り訂正復号装置は、その シンドローム生成回路において、複数の異なる受信シン ボルが並列入力されて1つのシンドロームが得られる接 続となっており、本来の必要シフト分に対して並列入力 数分の1に減らした回数のシフトで所定のシンドローム が得られる。

【0024】または、そのチェーンサーチ回路におい て、誤り位置多項式の複数シンポルを同時に調べて根を 求める接続となっており、本来の必要シフト分に対して 同時に調べるシンボル数分の1に減らした回数のシフト で所定のチェーンサーチ結果が得られる。

【0025】または、そのガロア体定数計算回路におい て、シンドローム生成回路の各出力が必要な短縮分相当 のガロア体上の元を乗算されて短縮巡回符号のシンドロ ームに変換され、チェーンサーチ回路では符号長の短い 情報シンボルに対してもすぐに多項式の高次の係数から チェーンサーチを開始する。

【0026】または、そのシンドローム生成回路におい て、複数の異なる受信シンボルが並列入力されて1つの シンドロームが得られる接続となっており、本来の必要 シフト分に対して並列入力数分の1に減らした回数のシ フトで所定のシンドロームが得られ、その値により誤り 位置多項式の係数が計算されて、その結果からチェーン サーチ回路において、誤り位置多項式の複数シンボルを 同時に調る接続により、必要シフト分に対して同時に調 べるシンポル数分の1に減らした回数のシフトで所定の チェーンサーチ結果が得られる。

【0027】この発明による誤り訂正符号付きデータ伝 カに対して、所定の数の検査ビットに対応する段数のシ 50 送システムは、その誤り訂正符号化装置で、複数の異な

る情報シンボルが並列入力され、各段のシフトレジスタ は1回のシフトで必要な生成多項式の複数シフト分の係 数が得られる接続により、本来の必要シフト分に対し並 列入力数分の1に減らした回数のシフトで、各段のシフ トレジスタには所定の検査シンボルが得られる。これら 得られた符号化装置側の検査シンボルと情報シンボルか らなる送信符号は、復号装置側では受信シンポルとな り、そのシンドローム生成回路において、複数の異なる 受信シンボルが並列入力されて1つのシンドロームが得 られる接続により、必要シフト分に対して並列入力数分 の1に減らした回数のシフトで、所定のシンドロームが 得られる。これを用いて復号がなされる。

【0028】この発明による誤り訂正符号の復号方法 は、受信した符号語のシンドロームに対して短縮符号長 からの演算ができるようガロア体上の元の乗算がされ、 シフトされたシンドロームが生成される。このシフトさ れたシンドロームから誤り位置多項式の係数が得られ、 得られた係数を用いて元の符号長の回数よりも短い回数 で短縮符号長の誤り位置が得られる。

化装置は、並列入力端子からの並列BCH符号に対して ほぼ並列数に対応した少ないシフトで検査ビットが生成 される。

【0030】この発明によるBCH符号の誤り訂正復号 装置は、並列入力端子からの受信ビットに対応した少な いシフトでシンドロームが得られる。

[0031]

【実施例】

実施例1. 図1は本発明の誤り訂正符号化器、誤り訂正 復号器が用いられる一般的なシステムの例を示したシス 30 テム構成図である。図は通信システムを表し、10は送 信機、1は送信側の情報源、2はその情報を受け取り、 電気信号に変換する変換器、3は入力信号を符号化する 符号化器、4は変調器である。こうして送信情報は変調 して5の通信路に送られる。それが有線であれ、無線で あれ、通信路5では雑音の影響を受けて、外乱を受けた 信号が11の受信機で受信される。情報は受信側の6の 復調器で元の波形に復元され、7の復号器で復号され、 8の受信回路で所望の受信信号に変換して、9のユーザ に届けられる。図2は更に他のレコーダ等の録音・再生 40 システムの例を示したシステム構成図である。図におい て、21は情報源で、これを30の録音機では、22の 変換器であるマイクロフォンで電気信号に変換して入力 する。23は入力を符号化する符号化器で、24の変調 器で変調して、25の例えばテープレコーダの記録系に 録音する。記録系25では記録・再生時に雑音の影響を 受ける。31の再生機では、まず信号をテープから取り 込み、記録信号を26の復調器で復調し、27の復号器 で復号し、元の電気信号に戻して、28の再生回路を経

られる。

【0032】本発明の誤り訂正符号化装置と、誤り訂正 復号装置は、図1または図2のシステムにおいて、符号 化器3、23と、復号器7、27に適用するものであ る。本発明の誤り訂正符号化装置と、誤り訂正復号装置 器は、この符号化器と、復号器に適用するものである。 後に述べるように訂正符号化装置と誤り訂正復号装置器 は専用ハードゥエアで構成されるものと、汎用のプロセ ッサがソフトウェアで実行する構成のものがある。いず れにせよ通信路または記録系の悪影響を避けるため、誤 り訂正符号化を行い、受信側ではこれに基づいて誤り訂 正復号する。この際にそれぞれの処理時間を短縮するこ とが重要になる。以下の実施例ではそれぞれの具体的な 適用例を述べる。

10

【0033】本発明の、複数の並列入力による誤り訂正 符号化装置の一実施例を図3に基づいて説明する。まず 符号化方式を説明する。ガロア体GF(28)上の、符 号長n=255、情報シンボル数k=251、最小距離 d=5の2重誤り訂正リードソロモン符号による符号化 【0029】この発明によるBCH符号の誤り訂正符号 20 を行う。リードソロモン符号は8ビットで1シンボルと する。生成多項式、

> $G(x) = x^4 + g_3 x^3 + g_2 x^2 + g_1 x + g_0$ は、1、 α 、 α^2 、 α^3 (α は原始多項式の根)を根と して持つものとする。また、本実施例では、2つの情報 シンボルを装置に同時に入力して並列に符号化処理する 例を説明する。なお、並列処理するシンボル数は2以上 にすることもでき、2シンボル並列処理とすることは、 本発明の効果を限定するものではない。

【0034】図3は、誤り訂正符号化装置のプロック図 である。図において101、~101。は8ビット幅の シフトレジスタ、102。~102。はガロア体定数乗 算器でそれぞれ次の乗算を行う。

 $102. \dots \times (g_3^2 + g_2)$

 $102_b \text{ } \cdots \times (g_3 g_2 + g_1)$

 $102 \cdot \cdots \times (g_3 g_1 + g_0)$

 $102_{d} \times (g_{3} g_{0})$

102. ···×g3

102, ...×go

 $102_g \quad \cdots \times g_1$

102 ····× g2

 $102_1 \text{ ...} \times (g_3^2 + g_2)$

1021 ···× gs

 $102_{k} \cdots \times (g_{3} g_{2} + g_{1})$

 $102_1 \cdots \times g_2$

 $102. \dots \times (g_3 g_1 + g_0)$

102 ... × g1

 $102 \cdot \cdots \times (g_3 g_0)$

102, ···× go

また、103、~103。はビットごとの排他的論理和 由して例えばスピーカで音声として29のユーザに届け 50 演算を行うE、ORゲート、104、、104。は入力 端子、105。~105。は出力端子である。

【0035】次に動作を説明する。情報シンポルm 250 、…、mo のうち添え字が偶数のシンポルをm 250 、M248 …の順に入力端子104。に入力し、添え 字が奇数のシンボルをm249 、m247 …の順に入力端子 104。に入力する。この装置は、1回のシフト動作 で、前述した従来の誤り訂正符号化装置(図11)の2 回シフト動作と等価な演算結果を得ることができる。逆 に云えば1シフトで従来の2シフトになるような回路構 成となっている。例えば、レジスタ101。、101 、 101。、101。に保持されている値が、それぞ れ"A"、"B"、"C"、"D"の時に、入力端子1 04. に情報シンボルm:、入力端子104。に情報シ ンポルm, を入力し、1回のシフトをおこなうと、レジ スタの内容は、次のようになる。

 $101_{*} \cdot \cdot \cdot (g_{3}^{2} + g_{2}) A + g_{3} B + C + (g_{3}^{2} + g_{3}^{2})$ $_2$) $m_i + g_3 m_i$

 $101_b \cdots (g_3 g_2 + g_1) A + g_2 B + D + (g_3)$ $g_2 + g_1$) $m_i + g_2 m_i$

 $101_{c} \cdots (g_{3} g_{1} + g_{0}) A + g_{1} B + (g_{3} g_{1})$ $+g_0$) m_1 $+g_1$ m_1

 101_{d} ... (g₃ g₀) A+g₀ B+ (g₃ g₀) m₁ + go mi

つまり、各レジスタが上記演算結果となる回路構成とし ている。

【0036】符号化は以下の手順で行われる。まずはじ めに、情報シンボルm250 を入力端子104. に入力 し、同時に、入力端子104。には全零を入力する。レ ジスタ101。~101。の初期値は、全零としてお く。次に、一回シフトさせ、ガロア体定数乗算、および 30 E. OR演算が行われ、演算結果をレジスタ101。~ 101。に格納する。次に情報シンボルm248 を入力端 子104。に入力し、同時に、情報シンボルm249 を入 力端子104。に入力し、同様な動作を行う。以下、情 報シンボルmi、情報シンボルmiまで同様な動作を繰 り返す。全ての演算が終了した後、出力端子105.、 105。、105。、105』から出力が、それぞれ検 査シンボル r3 、 r2 、 r1 、 r0 となる。

【0037】次に、この装置の動作速度および回路規模 長経路は、ガロア体定数乗算器1段、Ex ORゲート3 段となり、前述した従来の符号化装置と比較してE、O Rゲートが1段多い。しかし、2シンポルを並列処理す ることにより、従来の装置より、2倍近くの高速化が可 能である。次に、回路規模を説明する。ガロア体定数乗 算器は従来の装置の2倍必要であるが、シフトレジスタ は従来と同じ個数でよく、装置全体では、2倍未満で構 成できる。

【0038】この実施例では、ガロア体GF(28)上

距離 d = 5 のリードソロモン符号による誤り訂正符号化 装置を説明したが、符号長nが255以下の短縮符号 で、かつnが奇数の場合の符号を用いた場合も、同様な 動作で符号化処理することができる。

12

【0039】この実施例では、ガロア体GF(2⁸)上 の符号長n=255、情報シンポル数k=251、最小 距離d=5のリードソロモン符号による誤り訂正符号化 装置を説明したが、符号長nが255以下の短縮符号 で、かつnが偶数の場合の符号を用いた場合は、情報シ 10 ンポルのうち添え字が偶数のシンポルを入力端子104 □ に入力し、添え字が奇数のシンボルを入力端子104 . に入力すればよい。この場合、入力端子104。には じめに全零を入力する必要はない。最小距離が違う値と なり検査シンボル数が違う場合は、生成多項式が違って きてシフトレジスタの段数が異なるが、対応した符号化 回路を容易に構成できる。

【0040】この実施例では、ガロア体GF(2⁸)上 の符号長n=255、情報シンポル数k=251、最小 距離

d

= 5

のリードソロモン符号による誤り訂正符号化 20 装置を説明したが、他の巡回符号例えばBCH符号によ る誤り訂正符号化装置もピット数は異なっても同様に構 成できる。

【0041】この実施例では、2つの情報シンボルを並 列処理する場合を説明したが、n個の情報シンポルを並 列処理する場合は、1回のシフト動作で、前述した従来 の符号化装置ではn回のシフト動作で得られた結果と、 等価な結果を得られるように装置を構成すればよい。例 えば4シンボルを並列処理する場合は、次のようにす る。情報シンボルmi、mi、mi、mi(符号多項式 における次数は、m₁ >m₁ >m₁ とする)を同 時に符号化処理する場合は、1回のシフト動作で、レジ スタの内容が、それぞれ、

 $101a \cdots (g_3^4 + 3g_3^2g_2 + 2g_3 g_1 + g_2^2 + g$ 0) A+ $(g_3^3+g_3^2g_2+g_3g_2+g_1)$ B+ $(g_3$ $^{2}+g_{2}$) C+g₃ D+ (g₃⁴+3g₃²g₂ +2g₃ g₁ $+g_{2}^{2}+g_{0}$) m_{1} + $(g_{3}^{3}+g_{3}^{2}g_{2}+g_{3}g_{2}+g$ $_{1}$) $m_{1} + (g_{3}^{2} + g_{2}) m_{k} + g_{3} m_{1}$

 $101b \cdots (g_3^3 g_2 + g_3^2 g_1 + 2g_3 g_2^2 + g_3 g$ $0 + 2 g_2 g_1$) A+ $(g_3^2 g_2 + g_3 g_1 + g_2^2 + g_3)$ を説明する。まず、動作速度を説明する。この装置の最 40 $_0$) B + (g_3 g_2+g_1) C + g_2 D + (g_3 g_2+g_3 $g^2g_1 + 2g_3 g_2^2 + g_3 g_0 + 2g_2 g_1$) $m_1 +$ $(g_3^2 g_2 + g_3 g_1 + g_2^2 + g_0) m_1 + (g_3 g_2 +$ g_1) $m_k + g_2 m_1$

> $101c \cdots (g_3^3 g_1 + g_3^2 g_0 + 2g_3 g_2 g_1 + g_2$ $g_0 + g_1^2$) A+ $(g_3^2 g_1 + g_3 g_0 + g_2 g_1)$ $B + (g_3 g_1 + g_0) C + g_1 D + (g_3 g_1 + g_3 g_1)$ $g_0 + 2g_3 g_2 g_1 + g_2 g_0 + g_1^2) m_i + (g_3 g_1^2) m_i + g_3 g_1^2$ $_1 + g_0$) $m_k + g_1 m_1$

 $101d\cdots (g_3^3g_0 + 2g_3 g_2 g_0 + g_1 g_0) A$ の符号長n=255、情報シンポル数k=251、最小 50 + (g₃2g₀+g₂g₀) B+ (g₃g₀) C+g₀D

 $+ (g_3^8 g_0 + 2 g_3 g_2 g_0 + g_1 g_0) m_1 + (g_3^2)$ $g_0 + g_2 g_0$) $m_i + (g_3 g_0) m_k + g_0 m_l$ となるように装置を構成すればよい。

【0042】実施例2. 同じく並列入力の誤り訂正符号 化装置の他の例を述べる。図4は符号長n=15、情報 長k=7の2ビット訂正BCH符号で、生成多項式がG レルの符号化回路の例である。図において、111a~ 111hは1ビットのシフトレジスタ、113aで表さ れる記号は1ピット排他的論理和を得るEXOR、11 4 a~114 h は入力端子である。出力のチェックピッ トはシフトレジスタ1111a~111hの出力から得ら れる。この回路の動作としては、このBCH符号長が最 大15ビットまでしかとれないので2回の入力で符号化 演算が終了し、8ビットのチェックビットが計算され る。なお、1回目の入力のLSBには0を入力する。通 常の符号化回路が15回の入力が必要であったのに対 し、回路規模は増大するが、2回の入力で検査ビットが 得られる。

【0043】実施例3.本発明の、複数受信シンボルの 並列入力によるシンドローム生成処理を行う誤り訂正復 号装置の一実施例を図5に基づいて説明する。この実施 例では、実施例1において述べた符号化方式で伝送され た受信語がシンドローム生成回路に入力されたものとす る。また、本実施例では、2つの受信シンボルを同時に 装置に入力し、並列に処理する。なお、並列処理するシ ンボル数は2以上にすることもできる。図5は、誤り訂 正復号装置内の1つのシンドローム生成回路のプロック 図である。図において201、202はガロア体定数乗 算器で、それぞれ次の乗算を行う。

 $201 \cdots \times \alpha^{i}$

 $202 \cdots \times \alpha^{2i}$

また、203は8ビット幅のシフトレジスタ、204 a、204。はピットごとの排他的論理和演算を行うE x ORゲート、205. 、205。は入力端子、206 は出力端子である。

【0044】次に動作を説明する。255シンボルから 成る受信語、

 $y = (y_{254}, \dots, y_1, y_0)$

のうち添え字が偶数のシンボルを入力端子205.に、 奇数のシンボルを入力端子205。に入力する。この回 路は、1回のシフト動作で、前述した従来のシンドロー ム生成回路(図12)の2回シフト動作と等価な演算結 果を得ることができる。シンドロームSiは以下の手順 で算出される。まずはじめに、レジスタ203の初期値 は全零としておき、入力端子205。に 以264 を、入力 端子205。に全零を入力する。次に、1回シフトして 演算結果をレジスタ203に格納する。次に、入力端子 205。にソ252 を、入力端子205。にソ253 を入力 し、同様な動作を行う。以下 y_1 、 y_0 まで同様な動作 50 路である。符号長、生成多項式はいずれも実施例2と同

を繰り返す。これら全ての演算が終了すると、出力端子 206からはシンドロームS:が出力される。一般的に は、シンドローム生成回路は検査シンボル数の数だけ用 食される。

14

【0045】次に、この回路の動作速度および回路規模 を説明する。まず、動作速度を説明する。この回路の最 長経路は、ガロア体定数乗算器1段、E, ORゲート2 段となり、前述した従来のシンドローム生成装置と比較 してE. ORゲートが1段多い。しかし、2シンボルを 10 並列処理することにより、従来の装置より、2倍近くの 高速化が可能である。次に、回路規模を説明する。ガロ ア体定数乗算器は従来の装置の2倍必要であるが、シフ トレジスタは従来と同じ個数でよく、装置全体では、2 倍未満で構成できる。

【0046】この実施例では、符号長n=255とした が、nが255より小さく、かつnが奇数の短縮符号を 用いた場合も、同様な動作でシンドロームS、が計算で きる。また検査シンポル数が減ると、シンドローム生成 回路数も減る。この実施例では、符号長n=255とし たが、符号長nが255以下の短縮符号で、かつnが偶 数の場合の符号を用いた場合は、情報シンボルのうち添 え字が偶数のシンボルを入力端子205。に入力し、添 え字が奇数のシンボルを入力端子205。に入力する。 この場合、入力端子205。にはじめに全零を入力する 必要はない。

【0047】この実施例では、ガロア体GF(2⁸)上 の符号長n=255、情報シンボル数k=251、最小 距離 d = 5 のリードソロモン符号による場合を説明した が、他の巡回符号、例えばBCH符号等によるシンドロ ーム生成処理を行う誤り訂正復号装置もビット数はこと なるが同様に構成できる。また検査シンポル数が減る と、シンドローム生成回路数も減る。

【0048】この実施例では、2つの受信シンポルを並 列処理する場合を説明したが、n個の情報シンポルを並 列処理する場合は、1回のシフト動作で、前述した従来 のシンドローム生成装置ではn回のシフト動作で得られ た結果と、等価な結果を得られるように装置を構成すれ ばよい。例えばイシンボルを並列処理する場合は、次の ようにする。受信シンボルソバ、ソバ、ソバ、ソー(受 40 信多項式における次数は、y, <y, <y, <y, とす る)を同時にシンドローム生成処理する場合は、レジス タの内容が"A"の時、1回のシフト動作でレジスタの 内容が、

 $A \alpha^{41} + y_1 \alpha^{41} + y_1 \alpha^{31} + y_k \alpha^{21} + y_1 \alpha^{1}$ となるように装置を構成すればよい。

【0049】 実施例4. 本発明の他の複数の符号の同時 入力によるシンドローム生成処理をする誤り訂正復号装 置の例を説明する。図6は実施例2のBCH符号化回路 に対応する8ピットパラレルの入力シンドローム生成回

様とする。図において、211a~211d、212a ~212dは1ピットのシフトレジスタ、214a等で 表される記号はEx OR、215a~215hは入力端 子である。この回路の動作は、各1ビットの計8ビット 並列入力に対して、出力であるシンドロームはシフトレ ジスタ211a~211dの4個にシンドロームS1 が、シフトレジスタ212a~212dの4個にシンド ロームS3 が計算され、2つの4ピット値として得られ

数の根を並行して同時に求める方式のチェンサーチ処理 を行う誤り訂正復号装置の一実施例を図7に基づいて説 明する。この実施例では、そのチェンサーチ回路におい て、実施例1で述べた符号化装置で生成された符号語が 伝送されて得た受信語に、2重誤りが生起しているもの とする。また、誤り位置多項式、

$\sigma (z) = z^2 + \sigma_1 z + \sigma_0$

の係数、σι、σιは、シンドロームによりあらかじめ 計算されているものとする。本実施例では、 σ (z) の 根として α^i と α^{i+1} ($i=0, 2, 4, \dots, 252$) の2シンボルを同時に調べる。なお、並列処理するシン ボル数は2以上にすることもできる。図7は誤り訂正符 号化復号装置内のチェンサーチ回路のプロック図であ る。図において、301、302。、302。、303 はガロア体定数乗算器で、それぞれ次の乗算を行う。

301 $\cdots \times \alpha$ 302 . . 302 b ···× \alpha^2

303 $\cdots \times \alpha^4$

304.、304。は8ピット幅のシフトレジスタ、3 0.5. 、305 はビットごとの排他的論理和演算を行 30 端子である。また321、322a、322b、32 うE、ORゲート、306、、306。は出力端子であ る。

【0051】次に動作を説明する。まず、レジスタ30 4.、304。の初期値として、304。にはσ1、3 04。には"1"を入れておく。そして、出力端子30 61、306。の出力がσ。かどうかを調べる。出力端 子306。の出力が σ 。であれば、 α ⁰ が σ (z)の根 であり、受信シンボルッ。に誤りが生じていることにな る。出力端子306。の出力が σ 。であれば、 α 1 が σ (z)の根であり、受信シンボルy1 に誤りが生じてい ることになる。次に、1回シフトして、出力端子306 。、306。の出力がσ。かどうかを調べる。出力端子 306。の出力が σ 。であれば、 α^2 が σ (z) の根で あり、受信シンボルッ2 に誤りが生じていることにな る。出力端子306。の出力が σ 。であれば、 α 3 が σ (2) の根であり、受信シンボルソ: に誤りが生じてい ることになる。以下同様の動作を繰返し、α264 まで調 べ、σ(z)の2つの根を求める。

【0052】次に、この装置の動作速度および回路規模

長経路は、ガロア体定数乗算器1段となり、前述した従 来のチェンサーチ装置と同程度である。したがって、2 シンボルを並列処理することにより、従来の装置より、 2倍近くの高速化が可能である。次に、回路規模を説明 する。ガロア体定数乗算器は従来の装置の2倍必要であ るが、シフトレジスタは従来と同じ個数でよく、装置全 体では、2倍未満で構成できる。

16

【0053】この実施例では、2重誤りが生起した場合 を説明したが、1重誤りが生起した場合の装置も容易に 【0050】実施例5. 本発明の、誤り位置多項式の複 10 構成できる。この実施例では、ガロア体GF(2°)上 の符号長n=255、情報シンポル数k=251、最小 距離 d = 5 のリードソロモン符号による場合を説明した が、他の符号による装置も容易に構成できる。

> 【0054】この実施例では、誤り位置多項式σ(z) の根として、2つのシンボルを同時に調べる装置を説明 したが、 n 個のシンボルを同時に調べるためには、1回 のシフト動作で、前述した従来のチェンサーチ装置では n回のシフト動作で得られた結果と、等価な結果を得ら るように、、ガロア体乗算器を構成すればよい。

> 【0055】実施例6. 実施例5では8ピットを1シン ポルとする符号長で、2シンボルを同時に求める、つま り約半分の処理時間で誤り位置を求めるチェンサーチ回 路を用いた誤り訂正復号装置の例を説明した。本実施例 では、符号長n=15で4ピットが1シンボルで、8シ ンポルを同時に求めるチェンサーチ回路の例を説明す る。図8は本実施例のチェンサーチ回路を示す図であ る。図において、314a、314bは初期値設定用の レジスタ、315a~315hは4ピットの排他的論理 和を得るEX OR、316a~316hは並列の各出力 3, 324a, 324b, 325, 326a, 326 b, 327, 328a, 328b, 329, 330, 3 31、332は4ビットのガロア体乗算器である。この 動作は前の実施例と同様である。 すなわちレジスタ31 4a、314bにσ1、1を入れ、出力端子316a~ 316 h に σ0 が出るかどうかを調べる。図の構成によ れば、8シンボルの根が同時に求められ、したがって従 来の回路よりも8分の1の時間で誤り位置が求められ

【0056】実施例7.本発明の、他の目的である短縮 符号に対応して予め短縮分相当のガロア体上の元を乗算 してシンドロームを変換した誤り訂正復号装置の一実施 例を説明する。この実施例では、符号語は、ガロア体G F(28)上のリードソロモン符号の短縮符号で、符号 長n=36、情報シンボル数k=32、最小距離d=5 の2 重誤り訂正符号であるとする。その場合、情報シン ポルが符号多項式w(x)の35次から4次の項の係数 に、検査シンポルがw (x) の3次から0次の項の係数 に割り当てられ、その他の項の係数は全零である符号を を説明する。まず、動作速度を説明する。この装置の最 50 受信することになる。また、受信語には2 重誤りが生起

しているものとする。図9は、誤り訂正復号装置のプロ ック図である。図において、401はシンドローム生成 回路で、本実施例では、図12に示した回路と同様な回 路を4個有する。そのうち405はシンドロームS。 を、406はシンドロームS1を、407はシンドロー ムS2を、408はシンドロームS2をそれぞれ生成す る。402は本実施例での中心となる要素であり、ガロ ア体定数乗算回路である。そのうち409はα²¹⁸、4 10はα^{219・2}、411はα^{219・3}を乗じる回路であ る。403は誤り位置多項式係数計算回路で、前述した 10 誤り位置多項式の係数、σω、σι を生成する。404 はチェンサーチ回路で、図14に示した回路で構成され る。416は入力端子、417は出力端子である。

【0057】次に動作を説明する。まず、受信シンボル を受信多項式の35次の項の係数から、y35…yoの順 に、入力端子416入力し、さらにシンドローム生成回 路401に入力し、従来の技術と同様な動作を行い、4 個のシンドロームSo、S1、S2、S3を計算する。 次に、ガロア体定数乗算回路402に4個のシンドロー ムを入力し、シンドロームS1 にはα219 を、シンドロ 20 $-\Delta S_2$ $\operatorname{Ctd} \alpha^{219+2}$ $\operatorname{E}_{\mathsf{v}}$ $\operatorname{S}_{\mathsf{v}}$ $\operatorname{S}_{\mathsf{v}}$ $\operatorname{Ctd} \alpha$ 219*3 を乗算する。ただし、シンドロームS。には何も 乗算は行わない。この演算の結果、新たに計算されたシ ンドロームは、符号多項式w(x)の髙次の項の係数、 すなわち、w (x) の254次から223次の項の係数 に情報シンボルが、w(x)の222次から219次の 項の係数に検査シンボルが割り当てられ、その他の項の 係数は全零である符号のシンドロームとなっている。即 ち、低次以降の項の係数を最高次以降にシフトすること になる。こうすることで35次の項係数からチェンサー 30 チできることになる。

【0058】次に、このシンドロームから、誤り位置多 項式係数計算回路403において、誤り位置多項式、 $\sigma (z) = z^2 + \sigma_1 z + \sigma_0$

の係数 σ_1 、 σ_0 を計算する。次に、誤り位置多項式 σ (z) の根を求めるために、チェンサーチ回路404に おいてチェンサーチを行う。この回路は、従来の図14 のチェンサーチ装置で構成され、ガロア体定数乗算器 4 13、414では次の乗算を行う。

 $4 \ 1 \ 3 \cdots \times \alpha^{-1}$

 $4 1 4 \cdots \times \alpha^{-2}$

チェンサーチは次の手順で行われる。まず、レジスタ4 12.、412。の初期値として、412。にはσι、4 12。には"1"を入れておく。そして、1回シフトし て、出力端子417の出力がσ。かどうかを調べる。出 力端子417の出力が σ_0 であれば、 α^{254} が σ (z) の根となり、受信シンボルy35に誤りが生じていること になる。次に、さらに1回シフトして、出力端子417 の出力がσ。かどうかを調べる。出力端子417の出力

18 ンポルソュに誤りが生じていることになる。以下同様の 動作を繰返し、σ(z)の2つの根を求める。

【0059】この実施例では、1シンポルずつの逐次処 理を行ったが、前述したシンドローム生成処理を行う誤 り訂正復号装置およびチェンサーチ処理を行う誤り訂正 復号装置と同様に、複数のシンポルを並列処理する装置 を構成することは容易である。

【0060】この実施例では、ガロア体GF(28)上 の符号長n=255、情報シンポル数k=251、最小 距離d=5のリードソロモン符号による装置を説明した が、他の巡回符号による装置も容易に構成できる。

【0061】実施例8.上記実施例では、誤り訂正復号 装置内の各回路がそれぞれ単独で複数入力を処理し、ま た複数の根を並行して求める例を説明した。これらを組 合わせて、例えば実施例3と実施例5を組合わせて、複 数の受信語を同時に入力してシンドローム計算をし、得 られた結果からチェンサーチで複数の根を同時に求める 誤り訂正復号装置を構成することもできる。即ち、図9 の構成で、シンドローム生成回路401の各要素405 ~408をそれぞれ図5に示す要素とし、チェンサーチ 回路404が図7に示す回路とすればよい。

【0062】実施例9. 上記実施例では、符号化装置と 復号装置のそれぞれに単独で複数符号の並列出力、並列 入力処理の例を説明した。これらを組合わせて処理時間 効率のよいデータ伝送システムを構成することが出来 る。即ち、実施例1の誤り訂正符号化装置と、実施例2 の誤り訂正復号装置を組合わせて誤り訂正符号付データ 伝送システムを構成することができる。

【0063】実施例10. 実施例7ではガロア体上の元 を乗算する専用の乗算器を用いた誤り訂正復号装置の例 を説明した。これは専用の乗算器を用いなくても通常の 誤り訂正復号装置で以下の方法をとれば同様の演算時間 の短縮が得られる。図10(b)は、従来の方法である 図10(a)の方法と対比しての本発明の方法を説明す るフローチャート図である。図において、シンンドロー ム生成回路で得られたシンドロームを、まずステップS 1で演算不要な符号長と短縮符号長との差の分のガロア 体上の元を乗算する。具体的には、例えば符号長がN、 短縮符号長がnとすると、シンドロームSi に対してガ 40 ロア体定数 α(N-1)) を乗算する。 すなわち S1 に対して は α³⁻⁰、S3 に対しては α³⁽³⁻⁰⁾ を乗算する。この演 算が従来にはなかった新規なステップである。

【0064】本発明の方法による動作を説明する。スタ ートで例えば8ピットのシンドロームが得られて、ステ ップS1で所要の短縮分のガロア体定数乗算をする。例 えば4個のシンドロームに対して4回の定数乗算を行 い、ステップS2で誤り位置多項式の係数を計算する。 ステップS3からステップS6までは、計算自体として は、従来のステップS52からステップS55までのチ が σ 。 であれば、 α^{253} が σ (z)の根であり、受信シ 50 ェンサーチの方法と同様である。しかし従来はステップ

S 5 5 でN回の計算が必要であったのに対し、本発明の 方法ではステップS 6 で短縮符号の符号長n回の計算で よい。

[0065]

【発明の効果】以上のように本発明の誤り訂正符号化装 置は複数シンポルを並列処理する構成としたので少ない シフト数で必要な検査シンポルが得られる効果がある。

【0066】本発明のシンドローム生成回路を含む誤り エンサーチ回路の検 訂正復号装置は複数シンボルを並列処理する構成とした 【図9】 本発明ので、少ないシフト数で必要なシンドロームが得られる 10 プロック図である。 効果がある。 【図10】 従来の

【0067】本発明のチェンサーチ回路を含む誤り訂正 復号装置は複数シンボルを並列処理する構成としたの で、複数のチェンサーチ結果を同時に得て、サーチ時間 を短縮できる効果がある。

【0068】また、本発明のガロア体乗数による係数の 高次シフトを含む誤り訂正復号装置は、短縮符号の符号 多項式の最高次の項からチェンサーチする際に、符号の 短縮分に応じた余計なシフト演算の必要がなく、チェン サーチ時間を短縮できる効果がある。

【0069】また、複数符号の並列入力処理を行ない、 複数のチェンサーチを同時に行なう構成としたので、復 号処理時間を短縮する効果がある。

[0070] また、複数シンボルを並列入力して少ないシフト数で検査シンボルを生成する誤り訂正符号化装置と、複数受信語を入力して少ないシフト数でシンドロームを生成する誤り訂正復号装置を備えたので、符号化と復号の時間を短縮する効果がある。

【0071】本発明の誤り訂正復号方法では、シンドローム生成結果に対してガロア体上の元の定数を乗算して 30シフトしたシンドロームを生成してから誤り位置を求めるようにしたので、汎用の誤り訂正復号システムであっても処理時間が短縮できる効果がある。

【0072】本発明のBCH符号の誤り訂正符号化装置では、並列入力に対する生成多項式論理回路を構成したので、検査ビットの算出が短時間に行える効果がある。

【0073】本発明のBCH符号の誤り訂正復号装置では、並列受信ビットに対する複数シンドローム生成回路を構成したので、シンドロームの算出が短時間に行える効果がある。

【図面の簡単な説明】

【図1】 本発明の誤り訂正符号化器、誤り訂正復号器が用いられる通信系システムの構成図である。

【図2】 本発明の誤り訂正符号化器、誤り訂正復号器が用いられる記録系システムの構成図である。

【図3】 本発明の実施例1の誤り訂正符号化装置の構成プロック図である。

【図4】 本発明の実施例2の誤り訂正符号化装置の構成プロック図である。

【図 5 】 本発明の実施例 3 の誤り訂正復号装置内のシンドローム生成回路の構成プロック図である。

【図6】 本発明の実施例4の誤り訂正復号装置内のシンドローム生成回路の構成プロック図である。

【図7】 本発明の実施例5の誤り訂正復号装置内のチェンサーチ回路の構成プロック図である。

【図8】 本発明の実施例6の誤り訂正復号装置内のチェンサーチ回路の構成プロック図である。

【図9】 本発明の実施例7の誤り訂正復号装置の構成 プロック図である。

【図10】 従来の誤り訂正復号方法と本発明の実施例 10の誤り訂正復号方法とを対比したフローチャート図 である。

【図11】 従来の誤り訂正符号化装置の構成プロック 図である。


【図12】 従来のシンドローム生成回路の構成プロック図である。


【図13】 従来のチェンサーチ回路の構成プロック図である。


20 【図14】 従来の誤り訂正復号装置の構成プロック図である。


【符号の説明】

101, 101, 101, 101, 101d 8ピット幅 のシフトレジスタ、102, 102, 102, 1 02_{d} , 102_{e} , 102_{f} , 102_{g} , 102_{b} , 1 02_{1} , 102_{1} , 102_{k} , 102_{1} , 102_{r} , 1021,1020,1020 ガロア体定数乗算器、1 03., 103., 103., 103., 103., 1 0.3_1 , $1.0.3_8$, $1.0.3_1$, $1.0.3_1$, $1.0.3_1$, 1031, 1031, 1031, 1031 Ex ORゲー ト、104, 104, 入力端子105, 105 3 、105。、105。 出力端子、201 ガロア体 定数乗算器、202 ガロア体定数乗算器、203 8 ピット幅のシフトレジスタ、301 ガロア体定数乗算 器、3021,3026 ガロア体定数乗算器、303 ガロア体定数乗算器、3041,3045 8ピット幅 のシフトレジスタ、401 シンドローム生成回路、4 02 ガロア体定数乗算回路、403 誤り位置多項式 係数計算回路、404 チェンサーチ回路、111a~ 40 111h レジスタ、114a~114h 入力端 子、、211a~211d, 212a~212d レジ スタ、214a Er ORゲート、215a~215h 入力端子、314a、314b レジスタ、315a ~315h Er ORゲート、316a~316h 出 力端子、321, 322a, 322b, 323, 324 a, 324b, 325, 326a, 326b, 327, 328a, 328b, 329, 330, 331, 332 ガロア体乗算器、S1 ガロア体元短縮分乗算ステッ プ、S6 チェンサーチ終了チェックステップ。












【図10】



【図13】



[図11]



(図14)

